Опубликовано

Ядро SiFive S2 RISC-V может стать самым маленьким в мире 64-битным встроенным ядром

В прошлом году компания SiFive представила свои первые ядра RISC-V, конкурирующие с процессорами семейства Arm Cortex-R, благодаря 64-битному RISC-V Core IP серии S7, сравниваемому с 32-битным процессором Arm с ядрами Cortex-R7/R8 реального времени.

Теперь компания объявила о том, что ядро ​​SiFive S2 RISC-V – это самое маленькое в мире 64-битное встроенное ядро, а также первое ядро ​​SiFive IP, не имеющее прямого конкурентного эквивалента на рынке.

Читать далее «Ядро SiFive S2 RISC-V может стать самым маленьким в мире 64-битным встроенным ядром»

Опубликовано

Представлен Linux 5.0 – основные изменения, Arm, MIPS & RISC-V архитектура

Линус Торвальдс (Linus Torvalds) представил Linux 5.0:

Итак, последняя неделя перед релизом 5.0 была не совсем простой, но не такая сложная как c rc8 и в целом я рад, что задержался на неделю и закончил rc8.

Оказывается патч, о котором я говорил в релизе rc8, не был той тревожной ошибкой, о которой я думал: да, у нас была не инициализированная переменная, но причина, по которой мы не сразу заметили предупреждение, заключалась в том, как работает gcc, компилятор в основном инициализировал эту переменную как правильное значение. Таким образом, то же самое, что вызвало отсутствие предупреждения, также фактически означает, что это исправление на практике пустое.

Читать далее «Представлен Linux 5.0 – основные изменения, Arm, MIPS & RISC-V архитектура»

Опубликовано

Тесты на соответствие RISC-V направлены на решение проблемы фрагментации RISC-V

В мире x86 один образ операционной системы обычно может работать на всех аппаратных средствах благодаря четко определенным наборам инструкций, аппаратным и программным требованиям. Arm обеспечивает большую гибкость с точки зрения периферийных устройств, имея фиксированный набор вторжений для данной архитектуры (например, Armv8, Armv7 …), и это приводит к фрагментации, так что в прошлом вам приходилось настраивать свое программное обеспечение с помощью файлов платы и других настроек, и предоставлять один двоичный файл на плату, что приводит к большой фрагментации. С деревьями устройств все немного улучшилось, но есть еще несколько образов, которые будут работать на нескольких платах без изменений.

Читать далее «Тесты на соответствие RISC-V направлены на решение проблемы фрагментации RISC-V»

Опубликовано

Плата HiFive1 Rev B получает процессор FE310-G002 RISC-V, модуль WiFi и Bluetooth

Компания SiFive выпустила, свою самую первую плату для разработки RISC-V в 2016 году – это их Arduino совместимая плата HiFive1, работающая на процессоре RISC-V с открытым исходным кодом Freedom E310 (FE310).

Сейчас компания выпустила обновленную версию процессора и платы. Встречайте процессор FE310-G002 и плата разработки HiFive1 Rev B.

Читать далее «Плата HiFive1 Rev B получает процессор FE310-G002 RISC-V, модуль WiFi и Bluetooth»

Опубликовано

Ядро FreeRTOS теперь поддерживает архитектуру RISC-V

FreeRTOS является одной из самых популярных операционных систем, встречающихся во встраиваемых системах, и открытая архитектура RISC-V приобретает все большую популярность, поэтому неудивительно, что Amazon добавила поддержку архитектуры RISC-V в свое недавно выпущенное ядро ​​FreeRTOS.

Читать далее «Ядро FreeRTOS теперь поддерживает архитектуру RISC-V»

Опубликовано

WCH CH572 – это RISC-V MCU с возможностью подключения Bluetooth LE

Компания Jiangsu Qinheng Co., Ltd, более известная как WCH, известна своими микросхемами USB и TTL, такими как CH340, но также предлагает различные беспроводные микроконтроллеры, в том числе некоторые компоненты Bluetooth/Zigbee на базе Arm Cortex-M0, такие как CH579.

Сегодня стало известно, что на веб-сайте WCH появился новый Bluetooth MCU: CH572 с ядром RISC-V MCU с частотой 60 МГц.

Читать далее «WCH CH572 – это RISC-V MCU с возможностью подключения Bluetooth LE»

Опубликовано

Система на модуле ARIES M100PF PolarFire FPGA предназначена для промышленного применения и разработки RISC-V

В конце прошлого года компания MicroSemi представила PolarFire RISC-V FPGA SoC в качестве альтернативы Xilinx Zynq (Arm Cortex-A9 + FPGA) и UltraScale+ (Cortex A53 + FPGA). Ожидается, что массовое производство системы на кристалле начнется не позднее 2019 года, так что пока разработка продолжается на плате HiFive Unleashed RISC-V и ее плате расширения FPGA.

Тогда как MicroSemi PolarFire FPGA (без ядра RISC-V) уже доступен и компания ARIES Embedded планирует продемонстрировать первую систему на модуле PolarFire FPGA  на выставке Embedded World 2019, плата будет называться SoM M100PF и будет предназначена для промышленного применения.
Читать далее «Система на модуле ARIES M100PF PolarFire FPGA предназначена для промышленного применения и разработки RISC-V»

Опубликовано

OpenISA VEGAboard сочетает в себе ядра RISC-V и ARM Cortex-M

Компания OpenISA выпустила Arduino совместимую разработку с RISC-V под названием VEGAboard, которая включает в себя микроконтроллер беспроводной сети RV32M1 с ядром RISC-V RI5CY, ядро RISC-V ZERO-RISCY, а также ядра Arm Cortex-M4F и Cortex-M0, сама радиосеть работает в диапазоне от 2.36 ГГц до 2.48 ГГц. Внешний микроконтроллер NXP Kinetis K26 Arm Cortex-M4 был добавлен к плате для отладки OpenSDA (открытый стандарт последовательного и отладочного адаптера) по одному USB-кабелю. Читать далее «OpenISA VEGAboard сочетает в себе ядра RISC-V и ARM Cortex-M»