Семейство FPGA и SoC Altera Agilex 27 включает до 17,6 млн логических элементов, ядра Cortex-A720/A-520, SerDes 256 Gbps и PCIe 7.0

Altera представила семейство FPGA и SoC Agilex 27, предназначенное для инфраструктуры искусственного интеллекта, высокоскоростных сетей, связи 6G и спутниковой связи, а также аэрокосмических и оборонных приложений. Семейство включает 14 моделей устройств, каждая из которых доступна либо как устройство только с FPGA, либо как FPGA SoC со встроенными процессорами Arm

Новые устройства основаны на архитектуре HyperFlex третьего поколения от Altera, которая, по утверждению компании, обеспечивает в 1,8 раза более высокую производительность на ватт по сравнению с FPGA Agilex 7 предыдущего поколения. Другие особенности включают до 17,6 млн логических элементов, блоки AI Tensor DSP второго поколения, подсистему процессоров Arm Cortex-A720/A520 в вариантах SoC FPGA, трансиверы 256 Gbps, PCIe 7.0, Ethernet 1.6Tbps и поддержку памяти LPDDR6.

Agilex 27 FPGA SoC

Характеристики семейства FPGA и SoC Altera Agilex 27:

  • Архитектура FPGA – архитектура HyperFlex третьего поколения с улучшенными адаптивными логическими модулями (ALM)
    • От 866 тыс. до 17,6 млн логических элементов (LE)
    • От 274 190 до 5 683 872 ALM
    • До 1,8× более высокая производительность на ватт по сравнению с Agilex 7 предыдущего поколения
  • Процессор (только в вариантах SoC) – Armv9.2 Hard Processor System (HPS)
    • Два ядра Arm Cortex-A720 и два ядра Cortex-A520 с тактовой частотой CPU до 2,3 ГГц
    • Общий кэш L3 2 МБ и встроенная RAM 512 КБ с ECC
  • Ускорение ИИ и DSP
    • От 1 096 до 21 048 блоков AI Tensor DSP второго поколения
    • Производительность до 1 211 TOPS INT8
    • Поддержка INT8/9/16/32, BFLOAT16, FP16/32, TF32 и комплексной арифметики
    • Режимы обработки: с фиксированной точкой, с плавающей точкой, тензорный и векторный
  • Память
    • FPGA
      • От 40 Мбит до 822 Мбит памяти M20K
      • От 63 Мбит до 1 096 Мбит памяти M80K
      • От 8 Мбит до 158 Мбит распределенной памяти MLAB
    • Внешняя память – DDR5, LPDDR4, LPDDR5/5X, LPDDR6
    • От 3 до 18 аппаратных контроллеров памяти со встроенным шифрованием памяти (IME)
    • До 9,84 Тбит/с пропускной способности внешней памяти
    • Варианты памяти в корпусе для устройств M-Series
  • Накопители – интерфейсы SD/eMMC
  • Дисплеи – подключение дисплеев на основе MIPI D-PHY; поддержка LVDS
  • Камеры – MIPI C-PHY 2.1 и D-PHY 3.0, до 4,5 Гбит/с на линию, для высокоскоростного подключения камер и сенсоров изображения
  • Сетевые интерфейсы
    • До 10x 800GbE или 4x 1.6TbE с аппаратно реализованными MAC, PCS и FEC
    • Аппаратная поддержка MACsec
    • 3x MAC Ethernet TSN в вариантах SoC
  • Расширение
    • PCIe 6.0 x8 (до 2 экземпляров на отдельных устройствах)
    • PCIe 7.0 x8 / PCIe 6.0 x16 (до 6 экземпляров на отдельных устройствах)
    • Поддержка Root Port (RP), Endpoint (EP), разделения и Integrity and Data Encryption (IDE)
    • Высокоскоростные и среднескоростные банки ввода-вывода с GPIO
    • Высокоскоростные приемопередатчики
      • До 32 приемопередатчиков GT SerDes на 256 Гбит/с
      • До 176 трансиверов GX SerDes со скоростью 128 Гбит/с
      • Трансиверы GS SerDes со скоростью до 32 Гбит/с
      • Сигнализация NRZ и PAM4
      • Интерфейс UCIe для подключения чиплетов
  • USB – USB 3.1 Gen 2 (10 Гбит/с), USB 2.0 OTG
  • Последовательные интерфейсы – I2C, I3C, SPI, OSPI, UART
  • Прочее – контроллеры DMA, таймеры, сторожевые таймеры и GPIO
  • Безопасность
    • Secure Device Manager (SDM) с аппаратным корнем доверия, безопасной загрузкой и аттестацией устройства
    • Поддержка постквантовой криптографии (PQC) в соответствии с CNSA 2.0
    • Защищённое хранение ключей и физическая защита от несанкционированного вмешательства
    • Шифрование AES/SM4, MACsec, PCIe IDE и встроенное шифрование памяти
    • Опции с возможностью сертификации по FIPS 140-3 Level 2
  • Корпус – BGA-корпуса от 27 × 27 мм до 65 × 65 мм
Arm Cortex-A720 and Arm Cortex-A520 HPS Block Diagram
Структурная схема HPS с Arm Cortex-A720 и Arm Cortex-A520

Agilex 27 Block Diagram
Структурная схема Agilex 27

Семейство Agilex 27 оснащено новой сетью передачи данных HyperFlow, которая соединяет логическую структуру FPGA, контроллеры памяти, процессоры Arm, PCIe и другие интерфейсы. В ней используются выделенные пути передачи данных и блоки DMA для передачи данных без использования логических ресурсов FPGA, что снижает перегрузку маршрутизации и оставляет больше ресурсов для ИИ, обработки сигналов и других задач. Устройства также имеют архитектуру HyperFlex третьего поколения для повышения производительности и эффективности использования логики, а также блоки AI Tensor DSP второго поколения для целочисленных операций, операций с плавающей запятой, векторных и тензорных операций, используемых в ИИ и обработке сигналов.

Для робототехники и приложений физического ИИ FPGA могут обеспечивать синхронизацию сенсоров, предварительную обработку изображений и сигналов, а также передачу данных на внешние CPU или GPU. Это позволяет выполнять критичные по времени операции управления и безопасности отдельно от рабочих нагрузок обработки ИИ. Altera также предлагает устройства Agilex 27 M-Series с памятью, встроенной в корпус, и устройства Direct RF-Series с интегрированными преобразователями данных через чиплеты UCIe, хотя подробные характеристики этих вариантов пока недоступны.

Altera A27F008 A27F180
14 SKU Agilex 27: от A27F008 до A27F180

Altera Quartus Prime Pro Edition Программное обеспечение для разработки FPGA поддерживает семейство Agilex 27. Последняя версия 26.3 также добавляет QuartusIQ — ИИ-ассистента, который помогает с проектированием FPGA, отладкой, поиском документации и предложением улучшений на основе текущего проекта. Его можно использовать непосредственно из графического интерфейса Quartus, а также он может подключаться к внешним ИИ-инструментам через Model Context Protocol (MCP).

Ранее публиковались материалы о семействе SoC FPGA Agilex компании Intel с четырехъядерными процессорами Cortex-A53 и трансиверами со скоростью до 112 Гбит/с, а также о более новом SoC FPGA Altera Agilex 9 Direct RF-Series AGRW039 со встроенными ВЧ-преобразователями 64 Gsps. Новое семейство Agilex 27 увеличивает логическую емкость и скорость трансиверов, а также добавляет процессоры Arm Cortex-A720/A520, новые интерфейсы памяти и поддержку PCIe 7.0.

Компания сообщает, что поддержка проектирования в Quartus Prime для Agilex 27 будет доступна клиентам с ранним доступом в середине ноября 2026 года, а инженерные образцы ожидаются во второй половине 2027 года. QuartusIQ уже доступен в составе Quartus Prime Pro Edition 26.3. Цены не объявлены. Подробнее можно узнать на   странице продукта и в официальном анонсе .

Выражаем свою благодарность источнику, с которого взята и переведена статья, сайту cnx-software.com.

Оригинал статьи вы можете прочитать здесь.

0 0 votes
Article Rating
Подписаться
Уведомление о
guest

Этот сайт использует Akismet для борьбы со спамом. Узнайте, как обрабатываются ваши данные комментариев.

0 Комментарий
Oldest
Newest Most Voted