Если вы работали с процессорными ядрами ISA с открытым стандартом RISC-V, высока вероятность, что вы столкнулись с WARP-V. Для новичков WARP-V – это генератор ядра процессора RISC-V, написанный на TL-Verilog (Transaction-Level Verilog), который поддерживает не только RISC-V, но и MIPS ISA. WARP-V уже давно обсуждается из-за его беспрецедентной архитектурной масштабируемости при небольшом объеме кода.
Читать далее «WARP-V: генератор ядра процессора RISC-V, поддерживающий MIPS ISA»WARP-V: генератор ядра процессора RISC-V, поддерживающий MIPS ISA
