Подробнее о процессоре Alibaba XT910 с 64-битным ядром RISC-V

В прошлом году Alibaba представила 16-ядерный процессор RISC-V XuanTie 910, заявив, что он нацелен на высокопроизводительные приложения 5G, AI и автономное вождение.

Во время виртуальной конференции Hot Chips 2020 компания предоставила более подробную информацию о процессоре Alibaba XuanTie 910 (он же XT910), сравнив ядро RV64GCV, обнаруженное в процессоре, с ядром Arm Cortex-A73.

Читать далее «Подробнее о процессоре Alibaba XT910 с 64-битным ядром RISC-V»

Sipeed Maix Amigo – портативный комплект для разработки искусственного интеллекта, работающий на базе 64-битных ядер RISC-V, оснащенный дисплеем и камерами

Ранее в этом году Seeed Studio представила Wio Terminal – портативный набор для разработки Arduino с ЖК-дисплеем и разъемами расширения.

В настоящее время компания продает аналогичный набор для разработки, но для иных приложений – это портативный комплект разработки искусственного интеллекта Sipeed Maix Amigo, работающий на базе процессора Kendryte K210, объединяющего два 64-битных ядра RISC-V, и оснащенный ЖК-дисплеем, двумя камерами, несколькими кнопками и несколькими разъемами ввода/вывода и разъемом Grove.

Читать далее «Sipeed Maix Amigo – портативный комплект для разработки искусственного интеллекта, работающий на базе 64-битных ядер RISC-V, оснащенный дисплеем и камерами»

SiFive выпускает ядро 20G1 на базе RISC-V , позволяющий повысить производительность и эффективность, при этом уменьшив занимаемую площадь

Ассортимент ядер SiFive RISC-V варьируется от 32-разрядных IoT-процессоров с низким энергопотреблением до более мощных 64-разрядных ядер RISC-V с поддержкой Linux, таких как новейшие ядра SiFive U84/U87, конкурирующие с ядрами Arm Cortex-A7x.

Выпуск SiFive Core IP 20G1 дополнительно расширяет существующие ядра компании RISC-V при этом повышая производительность, эффективности и уменьшая занимаемую площадь.

Читать далее «SiFive выпускает ядро 20G1 на базе RISC-V , позволяющий повысить производительность и эффективность, при этом уменьшив занимаемую площадь»

WCH CH569 RISC-V SoC с интерфейсами USB 3.0, Gigabit Ethernet, высокоскоростными интерфейсами SERDES и HSPI

Открытая архитектура RISC-V попала в недорогие универсальные микроконтроллеры общего назначения, такие как Gigadevices GD32V или WCH CH32V103, жесткие диски Western Digital, некоторые процессоры AI, в частности Kendryte K210, и даже платы с поддержкой Linux, включая комплект Microsemi PolarFire SoC Icicle.

Но все больше приложений с архитектурой RISC-V поставляются, например, с процессором WCH CH569 RISC-V с USB 3.0, Gigabit Ethernet, DVP-камерой и блоком 1,25 SERDES, управляемые ядром RISC-V с тактовой частотой 120 МГц.

Читать далее «WCH CH569 RISC-V SoC с интерфейсами USB 3.0, Gigabit Ethernet, высокоскоростными интерфейсами SERDES и HSPI»

PolarFire SoC Icicle 64-битная RISC-V и плата разработки FPGA работает под Linux или FreeBSD (Crowdfunding)

В конце прошлого года мы получили более подробную информацию о PolarFire RISC-V FPGA SoC, и в третьем квартале 2020 года нам пообещали совместимую с Linux 64-битную плату для разработки RISC-V и FPGA с комплектом PolarFire SoC Icicle.

Уже июль 2020 года. Так где же плата? Смотрите, на Crowd Supply предлагается плата за 499 долларов, и доставка начнется в середине сентября.

Читать далее «PolarFire SoC Icicle 64-битная RISC-V и плата разработки FPGA работает под Linux или FreeBSD (Crowdfunding)»

Готовящаяся к выпуску кластерная плата RISC-V с открытым исходным кодом SAVVY-V поддерживает 10 GbE с помощью Microsemi PolarFire 64-бит RISC-V SoC

Возможно, в третьем квартале этого года появится RISC-V на базе PolarFire SoC FPGA от Microsemi, но Али Узел (Ali Uzel) поделился некоторыми подробностями о новейшей кластерной плате RISC-V с открытым исходным кодом SAVVY-V, созданной сообществом разработчиков FOSOH-V (Flexible Open SOurce Hardware для RISC-V).

Плата на базе Microsemi Polarfire RISC-V SoC MPFS250T с четырьмя 64-битными ядрами RISC-V, меньшим ядром монитора RV64IMAC и матрицей FPGA, которая обеспечивает 10GbE через SFP +, и предоставляет шесть портов USB Type-C. Решение называется кластерной платой, поскольку до шести плат SAVVY-V могут быть уложены друг на друга через разъем PC/104 + и подключены через порты USB-C.

Читать далее «Готовящаяся к выпуску кластерная плата RISC-V с открытым исходным кодом SAVVY-V поддерживает 10 GbE с помощью Microsemi PolarFire 64-бит RISC-V SoC»

zGlue, в сотрудничестве с Google и Antmicro, запускает инициативу Open Chiplet

Впервые мы рассмотрели ziP zGlue (zGlue Integration Platform) в 2018 году, когда компания, в рамках краудфандинговой кампании, представила свой мультичиповый модуль, аналогичный SiP (system-in-package). Как и в случае с SiP, технология объединяет несколько компонентов в единый пакет, но при этом были снижены затраты, что позволило производить небольшие объемы нестандартных чипов по разумной цене.

Читать далее «zGlue, в сотрудничестве с Google и Antmicro, запускает инициативу Open Chiplet»

WCH CH32V103 универсальный RISC-V MCU предлагает альтернативу микроконтроллеру RISC-V GD32V

В прошлом году WCH представила свой первый RISC-V MCU – микроконтроллер Bluetooth LE CH572, который шел с 10 КБ SRAM и не очень удобной OTP-флеш памятью объемом 96 КБ. Но, нам сообщили, что компания представила свое первое семейство микроконтроллеров RISC-V общего назначения с несколькими микроконтроллерами CH32V103 с флэш-памятью до 64 КБ и SRAM 20 КБ, а также всеми видами периферийных устройств, которые вы ожидаете от универсального MCU.

Читать далее «WCH CH32V103 универсальный RISC-V MCU предлагает альтернативу микроконтроллеру RISC-V GD32V»