AndesCore 27-Series — SoC на базе архитектуры RISC-V с Linux, имеет блок векторной обработки

AndesCore 27-Series VPU

Andes разработала SoC на базе архитектуры RISC-V с Linux, который работает на первом векторном процессоре (VPU), который, как сообщается, является новаторским в своих возможностях применения, особенно в сфере искусственного интеллекта. Процессор Andes 27 Series дебютировал на саммите RISC-V в Сан-Хосе, вызвав большое количество разговоров во многих кругах.

Читать далее «AndesCore 27-Series — SoC на базе архитектуры RISC-V с Linux, имеет блок векторной обработки»

В третьем квартале 2020 года появятся PolarFire SoC FPGA на базе RISC-V и комплект разработчика

Около года назад, компания Microsemi представила PolarFire FPGA + RISC-V SoC, но в то время разработка велась на платформе стоимостью 3000 долларов с платой HiFive Unleashed на SiFive U54 в сочетании с дополнительной платой FPGA от Microsemi.

Теперь нам сообщили, что на саммите RISC-V компания Microchip объявила о том, что в третьем квартале 2020 года начнет поставляться SoC с поддержкой Linux PolarFire FPGA + RISC-V и что комплект разработчика будет продаваться за несколько сотен долларов.

Читать далее «В третьем квартале 2020 года появятся PolarFire SoC FPGA на базе RISC-V и комплект разработчика»

Think Silicon NEOX|V — это первый графический процессор на основе RISC-V ISA

В настоящее время на рынке появляется все больше и больше микроконтроллеров и процессоров RISC-V, но им всем не хватало графического процессора для ускорения 3D-графики..

Think Silicon является производителем графических процессоров NEMA для IoT и носимых устройств, и недавно эта компания объявила о том, что 10-12 декабря на саммите RISC-V в конгресс-центре Сан-Хосе (штате Калифорния) состоится демонстрация первого 3D графического процессора на основе RISC-V ISA, который получил название NEOX|V. Читать далее «Think Silicon NEOX|V — это первый графический процессор на основе RISC-V ISA»

Western Digital сделала Linux и запуск BusyBox для RISC-V на плате Sipeed Maix Go

На днях мы писали о том, как начать работу со встраиваемой Linux-системой на RISC-V в эмуляторе QEMU, и отметили, что поддержка RISC-V в Linux в настоящее время стоит довольно дорого.

Мы также упоминали, что работали над переносом uCLinux на процессор Kendryte K210 с архитектурой RISC-V на таких платах, как плата Sipeed Maix. Процессор поставляется только с 8 МБ ОЗУ и не имеет MMU (блок управления памятью), поэтому то, что вы сможете сделать на плате, будет ограничено, среда рабочего стола явно невозможна на платформе

Читать далее «Western Digital сделала Linux и запуск BusyBox для RISC-V на плате Sipeed Maix Go»

Начало работы со встраиваемой Linux-системой на RISC-V в QEMU

RISC-V становится все более популярным, но, запускать Linux на реальном оборудовании в настоящее время довольно дорого, поскольку вам нужно либо полагаться на HiFive Unleashed SBC (стоимостью 999 $), либо на дорогие FPGA.

Другое решение — запуск Linux RISC-V через эмулятор QEMU, и мы показали, как это сделать, используя BBL (загрузчик Berkeley), Linux 4.14 и rootbs busybear. Если вы посмотрите раздел комментариев упомянутого выше обзора, вы также можете попробовать образы Fedora RISC-V в QEMU.

Читать далее «Начало работы со встраиваемой Linux-системой на RISC-V в QEMU»

Еще один комплект для разработки GD32 RISC-V с LCD от Seeed Studio

Недавно мы упомянули Longan Nano за 5 долларов — набор разработчика, выпущенный компанией Sipeed для микроконтроллеров семейства Gigadevice GD32V RISC-V. Sipeed Longan Nano работает от GigaDevice GD32VF103CBT6, основанного на ядре Nucleisys Bumblebee (поддерживает наборы команд RV32IMAC и быстрое прерывание ECLIC).

Читать далее «Еще один комплект для разработки GD32 RISC-V с LCD от Seeed Studio»

IP-ядро SiFive U8-Series Out-of-Order RISC-V составит конкуренцию ядру Arm Cortex-A72

Ранее на этой неделе мы писали об открытой платформе безопасности SiFive Shield, которая является эквивалентом технологии безопасности Arm TrustZone. Но, на этой неделе у компании было еще одно важное объявление — выпуск IP-ядра SiFive U8-Series Out-of-Order (OoO) RISC-V со значительно более высокой производительностью, чем ядро ​​компании U7-серии, ставшее конкурентом ядру Arm Cortex A72.

Читать далее «IP-ядро SiFive U8-Series Out-of-Order RISC-V составит конкуренцию ядру Arm Cortex-A72»

SiFive Shield — открытая платформа безопасности для процессоров RISC-V

Большинство процессоров Arm и микроконтроллеров Armv8-M поддерживают защиту Arm TrustZone с аппаратной изоляцией, встроенной в процессор. Но, до сих пор, мы ничего не встречали об эквивалентных решениях для процессоров RISC-V.

Оказывается, защита MultiXone от Hex-Five — это одно из аппаратных средств защиты RISC-V, аналогичное Arm TrustZone. Помимо просмотра слайдов презентации, вы также можете посмотреть видео, снятое на семинаре RISC-V на Тайване в марте прошлого года. Но, что заставило нас написать о безопасности RISC-V, так это объявление SiFive об открытой платформе безопасности Shield для процессоров RISC-V.

Читать далее «SiFive Shield — открытая платформа безопасности для процессоров RISC-V»