FPGA – Страница 11 – CNXSoft- новости Android-приставок и встраиваемых систем

03/04/202204/04/2022

Модели искусственного интеллекта DeciNets поставляются с оптимизацией процессора Intel

Компания Deci представила созданные AutoNAC модели «DeciNets» для процессоров Intel Cascade Lake, которые, как утверждается, намного быстрее и точнее, чем другие модели классификации изображений для процессоров. Между тем, Aaeon объявила, что на ее платах UP доступен NPU Hailo-8.

27/03/202227/03/2022

OSZU3 System-in-Package (SiP) объединяет AMD Xilinx Zynq UltraScale+ MPSoC с 2 ГБ ОЗУ, PMIC и пассивными компонентами.

Octavo Systems сотрудничала с AMD Xilinx для создания системы-в-корпусе OSZU3 (SiP), которая объединяет Zynq UltraScale+ MPSoC ZU3 с оперативной памятью до 2 ГБ, схемой управления питанием и другими компонентами в компактном (40×20,5 мм) корпусе BGA размером 600-шариков BGA.

27/02/202222/02/2022

Модуль Silicon Witchery S1 сочетает в себе SoC nRF52840 Bluetooth и FPGA Lattice iCE40

Silicon Witchery S1 – это крошечный модуль, сочетающий в себе SoC Nordic Semi nRF52840 Bluetooth LE с FPGA Lattice Semi iCE40, предназначенный для решений с батарейным питанием, использующих DSP и машинное обучение (ML) для граничных вычислений.

Модуль S1 имеет всего четыре ключевых компонента в крошечном форм-факторе 11.5 x 6 мм и предназначен для решений, требующих “сложных” алгоритмов при минимальном энергопотреблении. Читать далее «Модуль Silicon Witchery S1 сочетает в себе SoC nRF52840 Bluetooth и FPGA Lattice iCE40»

09/02/202209/02/2022

CLEAR — это ASIC FPGA с открытым исходным кодом, предоставленный компанией Efabless

Конструкции процессоров с открытым исходным кодом доступны для работы на оборудовании FPGA, но немногие из них переходят на кремний из-за связанных с этим затрат. Именно поэтому пару лет назад был выпущен Google SkyWater PDK (комплект для проектирования процессов) вместе с предложением изготовить до 100 штук бесплатно по избранным проектам в сотрудничестве с Efabless.

05/02/202207/02/2022

Индия переходит на архитектуру RISC-V с процессорами VEGA

Одно из основных преимуществ архитектуры RISC-V заключается в том, что она открыта, поэтому любая организация с нужными навыками может разрабатывать свои собственные ядра, и правительство Индии воспользовалось этой возможностью, разработав Программу развития микропроцессоров (MDP), которая помогает разрабатывать ядра VEGA RISC-V на местном уровне.

18/01/202220/01/2022

Плата Tang Nano 9K FPGA может эмулировать программное ядро PicoRV32 RISC-V со всеми периферийными устройствами

Tang Nano 9K FPGA — это третья плата от Sipeed на основе GOWIN FPGA после оригинальной платы Tang Nano с 1K LUT и Tang Nano 4K, выпущенной в прошлом году с FPGA GW1NSR-LV4C (также известной как GW1NSR-4C), предлагающей 4068 логических блоков и 64 Мбит PSRAM. плюс процессор на основе ядра Arm Cortex-M3.

05/12/202106/12/2021

Модули FPGA SoC получают сетевой носитель и новую модель Polar Fire SoC

Несущая плата Enclustra «Mercury + PE3» для своих модулей FPGA/SoC Mercury/Mercury+ может действовать как SBC или подключаться к ПК через PCIe x8. Он предлагает QSFP+, 4x SFP +, FireFly и 2x GbE. Мы также исследуем новый модуль «Mercury + MP1», основанный на PolarFire SoC на базе RISC-V.

30/11/202103/12/2021

CaribouLite RPi HAT с открытым исходным кодом SDR Raspberry Pi HAT настраивается до 6 ГГц (краудфандинг)

CaribouLite RPi HAT – это двухканальная программно-определяемая радиосистема (SDR) Raspberry Pi HAT с открытым исходным кодом, или, скорее, uHAT, работающий в диапазоне ISM ниже ГГц и, опционально, в диапазоне 30 МГц – 6 ГГц для полной версии.