На днях мы писали о телефоне Notkia, перепрофилирующем телефоны Nokia 168x с новой печатной платой с процессором Ingenic X1000E MIPS под управлением mainline Linux, но оказалось, что разработчик (Рейму НотМо (Reimu NotMoe), технический директор SudoMaker) также разработал X1501 Pico SoM — это крошечная система-на-модуле, размером 16×16, оснащенная системой Ingenic X1501 MIPS в упаковке (SiP).
Читать далее «X1501 Pico SoM — система-на-модуле, размером 16×16 мм, оснащенная MIPS и с поддержкой Linux»MIPS представляет многопроцессорные IP-ядра RISC-V eVocore P8700 и I8500
MIPS мертв, верно? Сейчас очень мало сделано по самой архитектуре, MIPS (компания) решила перейти на архитектуру RISC-V и представила линейку продуктов eVocore, в настоящее время состоящую из многопроцессорных IP-ядер eVocore P8700 и I8500.
Читать далее «MIPS представляет многопроцессорные IP-ядра RISC-V eVocore P8700 и I8500»3D-принтер AnkerMake M5 оснащен камерой с искусственным интеллектом и печатает со скоростью до 300 мм/с (краудфандинг)
Anker более известен своими зарядными устройствами и блоками питания, но теперь компания вышла на рынок 3D-принтеров с 3D-принтером AnkerMake M5, который, как говорят, печатает в пять раз быстрее и оснащен камерой AI для наблюдения за отпечатками.
Читать далее «3D-принтер AnkerMake M5 оснащен камерой с искусственным интеллектом и печатает со скоростью до 300 мм/с (краудфандинг)»Выпуск Linux 5.16 – Основные изменения, архитектуры Arm, RISC-V и MIPS
Линус Торвальдс только что объявил о выпуске Linux 5.16:
Изменений немного со времени -rc8, что ожидаемо. Дополнительная неделя была связана с праздниками, и не возникло большого количества задач последнего момента, требующих решения.
Читать далее «Выпуск Linux 5.16 – Основные изменения, архитектуры Arm, RISC-V и MIPS»
Debian 11 «BullsEye» выпущен с драйверами графического процессора Panfrost и Lima, поддержкой exFAT, печатью без драйверов
WARP-V: генератор ядра процессора RISC-V, поддерживающий MIPS ISA
Если вы работали с процессорными ядрами ISA с открытым стандартом RISC-V, высока вероятность, что вы столкнулись с WARP-V. Для новичков WARP-V — это генератор ядра процессора RISC-V, написанный на TL-Verilog (Transaction-Level Verilog), который поддерживает не только RISC-V, но и MIPS ISA. WARP-V уже давно обсуждается из-за его беспрецедентной архитектурной масштабируемости при небольшом объеме кода.
Читать далее «WARP-V: генератор ядра процессора RISC-V, поддерживающий MIPS ISA»Процессор Ingenic T40 сочетает ядра MIPS и RISC-V с AI-ускорителем
В прошлом году был представлен видеопроцессор Ingenic T31 с ядрами MIPS и RISC-V, включая инструкции SIMD128 Vector для глубокого обучения. Китайская компания представила новый процессор Ingenic T40, так же с ядрами MIPS и RISC-V, но с выделенным механизмом AI Engine, производительность до 8 TOPS
Читать далее «Процессор Ingenic T40 сочетает ядра MIPS и RISC-V с AI-ускорителем»Релиз Linux 5.10 LTS – Основные изменения, архитектуры Arm, MIPS и RISC-V
Linus Torvalds только что выпустил Linux 5.10:
Итак, вот он – версия 5.10 помечена и опубликована.
Читать далее «Релиз Linux 5.10 LTS – Основные изменения, архитектуры Arm, MIPS и RISC-V»