XRF16 Gen3 SOM оснащен Xilinx Zynq UltraScale+ ZU49DR RFSoC с полосой пропускания до 6 ГГц

Несколько раз, в течение нескольких лет мы писали о процессорах Xilinx Zynq UltraScale+ MPSoC, которые объединяют ядра Arm Cortex-A53/R5 и графический процессор Mali-400 с матрицей Ultrascale FPGA. Но AMD-Xilinx также предлагает одночиповые адаптируемые радиоплатформы Zynq UltraScale+ RFSoC, поддерживающие аналоговую полосу пропускания до 7,125 ГГц.

Эта тема привлекла наше внимание из-за предстоящей ZU49DR SoM от iWave Systems, которая, похоже, находится в стадии разработки, но мы также заметили, что компания Avnet в прошлом году запустила решение XRF16 Gen3 SoM с тем же Zynq Ultrascale + ZU49DR RFSoC третьего поколения с 16 RF- АЦП, 16 каналов РЧ-ЦАП и полоса пропускания РЧ 6 ГГц.

Читать далее «XRF16 Gen3 SOM оснащен Xilinx Zynq UltraScale+ ZU49DR RFSoC с полосой пропускания до 6 ГГц»

Плата STEPFPGA FPGA программируется с помощью Web IDE (Crowdfunding)

Миниатюрная плата для разработки FPGA STEPFPGA MXO2Core основана на FPGA Lattice MXO2-4000 и предназначена для обучения с простой в использовании Web IDE вместо более традиционных инструментов и подробными учебными пособиями.

Плата также оснащена 2-значным сегментным дисплеем, несколькими светодиодами, кнопками и 4-позиционным DIP-переключателем, а также двумя рядами по двадцать контактов для расширения ввода-вывода и портом USB Type-C, используемым для питания, программирование или хранилища.

Читать далее «Плата STEPFPGA FPGA программируется с помощью Web IDE (Crowdfunding)»

Промышленная камера USB Type-C с открытым исходным кодом оснащена платформой Lattice Crosslink NX FPGA

Гаурав Сингх (Gaurav Singh), выступая в роли Circuit Valley, разработал промышленную камеру USB 3.0 Type-C с открытым исходным кодом с тремя платами: одна для сбора данных с помощью датчика CMOS, другая — на базе платформы Lattice Crosslink NX FPGA — для обработки изображений и, наконец, плата, оснащенная контроллером Infineon FX3 USB 3.0 для отправки видеоданных на хост.

Читать далее «Промышленная камера USB Type-C с открытым исходным кодом оснащена платформой Lattice Crosslink NX FPGA»

Плата LimeSDR Mini 2.0 USB SDR получает обновление до Lattice Semi ECP5 FPGA (краудфандинг)

LimeSDR Mini — это аппаратная полнодуплексная плата USB SDR с открытым исходным кодом, основанная на Intel Altera Max 10 Altera FGPA, которая была представлена ​​в 2017 году на Crowd Supply и собрала около 2 миллионов долларов США. С тех пор он использовался в различных проектах, включая передатчики цифрового телевидения.

Читать далее «Плата LimeSDR Mini 2.0 USB SDR получает обновление до Lattice Semi ECP5 FPGA (краудфандинг)»

ZUBoard 1CG — недорогая плата для разработки AMD Xilinx Zynq UltraScale+ ZU1CG MPSoC FPGA

Avnet ZUBoard 1CG — это плата для разработки с новым двухъядерным процессором AMD Xilinx Zynq UltraScale+ ZU1CG начального уровня Cortex-A53 MPSoC с 81 000 системных логических ячеек FPGA, оснащенная 1 ГБ оперативной памяти LPDDR4, а также разъемами SYZYGY и расширением mikroBus для плат Click.

Плата стоимостью 159 долларов может предложить хорошую возможность начать работу с Zynq UltraScale+ MPSoC, поскольку она намного дешевле, чем платы на базе устройств ZU3, таких как Ultra96-V2 или MYD-CZU3EG. Avnet говорит, что плата подходит для приложений искусственного интеллекта, машинного обучения, встроенного зрения, встроенной обработки и робототехники.

Читать далее «ZUBoard 1CG — недорогая плата для разработки AMD Xilinx Zynq UltraScale+ ZU1CG MPSoC FPGA»

Модели искусственного интеллекта DeciNets поставляются с оптимизацией процессора Intel

Компания Deci представила созданные AutoNAC модели «DeciNets» для процессоров Intel Cascade Lake, которые, как утверждается, намного быстрее и точнее, чем другие модели классификации изображений для процессоров. Между тем, Aaeon объявила, что на ее платах UP доступен NPU Hailo-8.

Читать далее «Модели искусственного интеллекта DeciNets поставляются с оптимизацией процессора Intel»

OSZU3 System-in-Package (SiP) объединяет AMD Xilinx Zynq UltraScale+ MPSoC с 2 ГБ ОЗУ, PMIC и пассивными компонентами.

Octavo Systems сотрудничала с AMD Xilinx для создания системы-в-корпусе OSZU3 (SiP), которая объединяет Zynq UltraScale+ MPSoC ZU3 с оперативной памятью до 2 ГБ, схемой управления питанием и другими компонентами в компактном (40×20,5 мм) корпусе BGA размером 600-шариков BGA.

Читать далее «OSZU3 System-in-Package (SiP) объединяет AMD Xilinx Zynq UltraScale+ MPSoC с 2 ГБ ОЗУ, PMIC и пассивными компонентами.»

CLEAR — это ASIC FPGA с открытым исходным кодом, предоставленный компанией Efabless

Конструкции процессоров с открытым исходным кодом доступны для работы на оборудовании FPGA, но немногие из них переходят на кремний из-за связанных с этим затрат. Именно поэтому пару лет назад был выпущен Google SkyWater PDK (комплект для проектирования процессов) вместе с предложением изготовить до 100 штук бесплатно по избранным проектам в сотрудничестве с Efabless.

Читать далее «CLEAR — это ASIC FPGA с открытым исходным кодом, предоставленный компанией Efabless»