SoC FPGA Intel Agilex оснащен четырьмя Arm ядрами Cortex-A53

В апреле этого года корпорация Intel объявила о своем новом семействе Agilex FPGA, изготовленном по 10-нм техпроцессу, так же о нем упоминалось в недавнем релизе Linux 5.2, поскольку “SoC FPGA Agilex” также был внесен в список изменений. Intel SoC FPGA поставляется с четырьмя Arm ядрами Cortex-A53.

Было анонсировано три семейсва:

• SoC FPGA Intel Agilex F-серии – поддержка приемопередатчика до 58 Гбит / сек, расширенные возможности DSP, высокая системная интеграция и архитектура Intel Hyperflex 2-го поколения для широкого спектра приложений в дата-центрах, сетях и Edge. Возможность интеграции четырехъядерного Arm процессора Cortex-A53.
• SoC FPGA Intel Agilex I-серии – Оптимизирован для высокопроизводительного интерфейса процессора и приложений, интенсивно использующих полосы пропускания. Когерентное подключение к процессорам Intel Xeon с помощью  Compute Express Link, поддержка PCIe Gen 5 и приемопередатчика до 112 Гбит / сек.
• SoC FPGA Intel Agilex M-серии – Оптимизированный для вычислений и приложений, интенсивно использующих память. Когерентное подключение к процессорам Intel Xeon, интеграция HBM, поддержка контроллера DDR5 и постоянной памяти Intel Optane DC.

В настоящее время в состав SoC FPGA Intel Agilex F-серии входит 7 SKU, которые имеют следующие ключевые особенности:

• HPS (Hard Processor System) – 64-бит четырехъядерный Arm Cortex*-A53 до 1.5 ГГц с 32 Кб I / D кэша, сопроцессор NEON, 1 Мб L2 кэша, технологией прямого доступа к памяти (DMA), блок управления системной памятью, блок когерентности кэша, HMC (hard memory controller), 2x USB 2.0, 3x Gigabit EMAC, 2x UART x2, 4x SPI, 5x I2C, 7x таймеров общего назначения, 4x сторожевых таймера
• Поддерживаемые устройства памяти – DDR4, QDR IV, RLDRAM 3
• FPGA
  • от 392,000 до 2,692,760 логических элементов
  • Опционально блок памяти 36 Мбит SRAM
  • Блоки памяти M20K – от 1,900 до 13,272 (259 Мбит)
  • Объем памяти MLAB – от 6,644 до 45,640 (29.2 Мбит)
  • от 1.7 до 11.8 TFLOPS (число одинарной точности)
• Приемопередатчик до 58 Гбит / сек
• 1x F-Tile и опционально 1x P-Tile PCIe hard IP-блок (Gen4x16 ) или 2X PCIe Gen4 x8 (bifurcate-able) (EP) или 4X Gen4 (RP)
• 2x по 4x F-Tile 10 / 25 / 50 / 100 / 200 / 400G Ethernet MAC + FEC hard IP

Вы найдете полное сравнение начиная с AGF 004 и заканчивая AGF 027 в таблице продуктов.

В настоящее время в состав SoC FPGA Intel Agilex I-серии входит всего 2 SKU (AGI 022, AGI 027), которые имеют следующие ключевые особенности:

• HPS (Hard Processor System) – 64-бит четырехъядерный Arm Cortex*-A53 до 1.5 ГГц с 32 Кб I / D кэша, сопроцессор NEON, 1 Мб L2 кэша, технологией прямого доступа к памяти (DMA), блок управления системной памятью, блок когерентности кэша, HMC (hard memory controller), 2x USB 2.0, 3x Gigabit EMAC, 2x UART x2, 4x SPI, 5x I2C, 7x таймеров общего назначения, 4x сторожевых таймера
• Поддерживаемые устройства памяти – DDR4, QDR IV, RLDRAM 3
• FPGA
  • 2,200,00 или 2,692,7 логических элементов
  • Блоки памяти M20K – 11,616 или 13,272 (259 Мбит)
  • Объем памяти MLAB – 32,788 или 45,640 (29.2 Мбит)
  • от 9.4 до 11.8 TFLOPS (число одинарной точности)
• Приемопередатчик до 112 Гбит / сек
• 3x F-Tile PCIe hard IP-блоков (Gen4x16 ) или 2X PCIe Gen4 x8 (bifurcate-able) (EP) или 4X Gen4 x4 (RP)
• 3x R-Tile PCIe hard IP-блоков (Gen5x16 ) или 2X PCIe Gen5 x8 (bifurcate-able) (EP) или 4X Gen5 x4 (RP)
• 2x F-Tile 10 / 25 / 50 / 100 / 200 / 400G Ethernet

Опять же, вы найдете подробное сравнение между AGI 022 и AGI 027 в матрице продуктов.

На данном этапе нет никаких подробностей об M-серии. Для сравнения между Intel Agilex и Intel Altera, который является более ранними Stratix FPGA, вы можете посмотреть раздел 1.4 в обзоре устройства.

Насколько известно, пока нет никаких комплектов для разработки, компания утверждает, что устройства должны появиться в третьем квартале 2019 года. Более подробную информацию можно найти на странице продукта.