Опубликовано

ZUBoard 1CG — недорогая плата для разработки AMD Xilinx Zynq UltraScale+ ZU1CG MPSoC FPGA

Avnet ZUBoard 1CG — это плата для разработки с новым двухъядерным процессором AMD Xilinx Zynq UltraScale+ ZU1CG начального уровня Cortex-A53 MPSoC с 81 000 системных логических ячеек FPGA, оснащенная 1 ГБ оперативной памяти LPDDR4, а также разъемами SYZYGY и расширением mikroBus для плат Click.

Плата стоимостью 159 долларов может предложить хорошую возможность начать работу с Zynq UltraScale+ MPSoC, поскольку она намного дешевле, чем платы на базе устройств ZU3, таких как Ultra96-V2 или MYD-CZU3EG. Avnet говорит, что плата подходит для приложений искусственного интеллекта, машинного обучения, встроенного зрения, встроенной обработки и робототехники.

Читать далее «ZUBoard 1CG — недорогая плата для разработки AMD Xilinx Zynq UltraScale+ ZU1CG MPSoC FPGA»
Опубликовано

M5Stack ATOM Display Lite добавляет HDMI выход к модулю на базе ESP32

M5Stack ATOM Display Lite — это комплект на базе FPGA GOWIN Gowin GW1NR-9C и чипа LT8618SX (RGB — HDMI), который предназначен для добавления HDMI выхода с разрешением до 1280×720 к модулю M5Stack компании ATOM Lite, основанный на базе ESP32.

Компания ATOM Lite рассматривает комплект ATOM Display Lite как SPI-дисплей, но данное решение выводит данные на HDMI монитор или телевизор с разрешением до 1280 × 720 и может использоваться для отображения информации и многого другого. Читать далее «M5Stack ATOM Display Lite добавляет HDMI выход к модулю на базе ESP32»

Опубликовано

Модели искусственного интеллекта DeciNets поставляются с оптимизацией процессора Intel

Компания Deci представила созданные AutoNAC модели «DeciNets» для процессоров Intel Cascade Lake, которые, как утверждается, намного быстрее и точнее, чем другие модели классификации изображений для процессоров. Между тем, Aaeon объявила, что на ее платах UP доступен NPU Hailo-8.

Читать далее «Модели искусственного интеллекта DeciNets поставляются с оптимизацией процессора Intel»
Опубликовано

OSZU3 System-in-Package (SiP) объединяет AMD Xilinx Zynq UltraScale+ MPSoC с 2 ГБ ОЗУ, PMIC и пассивными компонентами.

Octavo Systems сотрудничала с AMD Xilinx для создания системы-в-корпусе OSZU3 (SiP), которая объединяет Zynq UltraScale+ MPSoC ZU3 с оперативной памятью до 2 ГБ, схемой управления питанием и другими компонентами в компактном (40×20,5 мм) корпусе BGA размером 600-шариков BGA.

Читать далее «OSZU3 System-in-Package (SiP) объединяет AMD Xilinx Zynq UltraScale+ MPSoC с 2 ГБ ОЗУ, PMIC и пассивными компонентами.»
Опубликовано

Модуль Silicon Witchery S1 сочетает в себе SoC nRF52840 Bluetooth и FPGA Lattice iCE40

Silicon Witchery S1 — это крошечный модуль, сочетающий в себе SoC Nordic Semi nRF52840 Bluetooth LE с FPGA Lattice Semi iCE40, предназначенный для решений с батарейным питанием, использующих DSP и машинное обучение (ML) для граничных вычислений.

Модуль S1 имеет всего четыре ключевых компонента в крошечном форм-факторе 11.5 x 6 мм и предназначен для решений, требующих “сложных” алгоритмов при минимальном энергопотреблении. Читать далее «Модуль Silicon Witchery S1 сочетает в себе SoC nRF52840 Bluetooth и FPGA Lattice iCE40»

Опубликовано

CLEAR — это ASIC FPGA с открытым исходным кодом, предоставленный компанией Efabless

Конструкции процессоров с открытым исходным кодом доступны для работы на оборудовании FPGA, но немногие из них переходят на кремний из-за связанных с этим затрат. Именно поэтому пару лет назад был выпущен Google SkyWater PDK (комплект для проектирования процессов) вместе с предложением изготовить до 100 штук бесплатно по избранным проектам в сотрудничестве с Efabless.

Читать далее «CLEAR — это ASIC FPGA с открытым исходным кодом, предоставленный компанией Efabless»
Опубликовано

Индия переходит на архитектуру RISC-V с процессорами VEGA

Одно из основных преимуществ архитектуры RISC-V заключается в том, что она открыта, поэтому любая организация с нужными навыками может разрабатывать свои собственные ядра, и правительство Индии воспользовалось этой возможностью, разработав Программу развития микропроцессоров (MDP), которая помогает разрабатывать ядра VEGA RISC-V на местном уровне.

Читать далее «Индия переходит на архитектуру RISC-V с процессорами VEGA»

Опубликовано

Плата Tang Nano 9K FPGA может эмулировать программное ядро ​​PicoRV32 RISC-V со всеми периферийными устройствами

Tang Nano 9K FPGA — это третья плата от Sipeed на основе GOWIN FPGA после оригинальной платы Tang Nano с 1K LUT и Tang Nano 4K, выпущенной в прошлом году с FPGA GW1NSR-LV4C (также известной как GW1NSR-4C), предлагающей 4068 логических блоков и 64 Мбит PSRAM. плюс процессор на основе ядра Arm Cortex-M3.

Читать далее «Плата Tang Nano 9K FPGA может эмулировать программное ядро ​​PicoRV32 RISC-V со всеми периферийными устройствами»